AMD本周二推出的最新Versal FPGA(收购XILINX赛灵思)不仅可以模拟30年前的微处理器。这些结果希望在芯片制造之前进行全面的模拟、测试和调试。

众所周知，芯片的流片制造成本极高，一旦事后发现设计缺陷，就更加致命。AMD Robbersal系列高级产品线经理 Bauer在接受采访时表示，在新FPGA的帮助下，芯片设计师可以“在芯片流片之前创建数字双胞胎，或者为计划推出的ASIC/SOC制作数字版本”。在设计周期内，他们可以提前验证并尝试软件开发。”

根据Bauer的解释，随着半导体行业向2.5D和3D小芯片架构等先进包装技术的过渡，芯片制造商只会面临越来越大的验证压力。”今天的芯片设计师不再仅仅是为了验证和软件开发单个芯片，而是为了验证和软件开发基于大量小芯片的多晶粒设备。”

为了解决这个问题，AMD推出了Versal Premium VP1902。这个大芯片的尺寸大约是77 x 77mm，拥有1850万个逻辑单元（是即将推出的VU19P的两倍），以及用于控制表面操作的特殊Arm核心，以及用于协助调试的板载网络。

其思路是将所有计算和网络功能纳入其中，减少I/O、FPGA逻辑单元用于调试或控制面，将节省的单元用于模拟ASIC或SOC。

AMD表示，FPGA除了加倍网格密度外，还将提供两倍的传输带宽，从而在芯片仿真过程中带来更高的有效云速率。与此同时，芯片还采用了最新的小芯片架构，AI，人工智能，半导体芯片分为四个FPGA块。Bauer表示，这将有助于减少芯片中数据移动时的延迟和拥塞。

虽然这一切看似令人印象深刻，但接触过芯片模拟的朋友都知道，模拟环境往往非常低效、缓慢和昂贵，而不是直接在本机硬件上运行。AMDFPGA的新想法无法解决这个问题。

首先，模拟含有数十亿晶体管的现代SOC是一个极大的资源消耗过程。Bauer表示，根据芯片的具体尺寸和复杂性，可能需要跨多个框架连接数十甚至数百个FPGA。即便如此，模拟系统的性能仍将严重限制与实体芯片的时钟速率相比。

根据AMD的介绍，只有24个FPGA可以模拟10亿个逻辑门；横向扩展后，最多可以超过50个 MHz的时钟速率支持多达600亿个逻辑门。

Bauer指出，有效时钟速率最终将取决于FPGA的数量。“如果用户的IP能在单VP1902内实现，性能会更好。”

虽然amd的最新fpga主要面向芯片制造商，但该公司表示，该产品也非常适合固件开发和测试、ip块和子系统原型设计、外部设计验证等测试用例。

在兼容性方面，amd表示，这款新芯片将使用与之前的fpga相同的底层vivadoo ml软件开发套件。amd还与cadencee一起使用、领先的电子设计自动化，如西门子和synopsys（eda）制造商保持合作，增加对芯片其他高级功能的支持.

amdvp1902预计将于今年第三季度向客户提供样品，并于2024年初正式投放市场。

• AMD
• 半导体芯片
• 推出
• 人工智能
• AI