目前对带宽的需求呈爆炸式增长，从而将载波频率提高到几十千兆赫。在这些高频率下，客户可以使用更高的带宽，而不必担心频谱过度拥挤。然而，随着频率的增加，这些设备和频率的仪器解决方案将变得极其复杂，因为仪器解决方案需要提高数量级性能，以避免损坏测试中的设备。本文将介绍几种低相位噪声信号生成方法的优缺点，并介绍转换环路设备。这些设备可以充分利用所有频率生成方法的优点，而不增加复杂性。ADI:锁相环电路分析

锁相环(PLL)电路在许多频率生产设备中很常见。这些设备可以确保设备中产生的波形与参考信号对齐或锁定为参考信号。图1是PLL的简化框图。压控振荡器(VCO)使用N计数器对输出进行分频，并在鉴频鉴相器中(PFD)将电路与参考信号进行比较。这条简单的电路一直是许多教科书的主题，并得到了广泛的研究。我们将使用一些众所周知的基本知识来确定如何大大降低输出端的相位噪声。 

PLL电路的整体相位噪声源于每个构建模块的缺陷或相位噪声。通过模拟和分析计算，可以对每个相关模块的相位噪声进行建模，准确预测PLL的整体相位噪声。让我们回顾一下每个模块，并讨论它们对输出相位噪声的影响。

PFD模块将参考信号与分频输出频率进行比较。该模块产生的误差信号馈入电荷泵电路，产生控制电压，以控制VCO，直到设备的输出相匹配参考相。大多数具有集成PFD电路的现代频率生成设备的数据手册将提供质量因素(FOM)。带内相位噪声可用FOM计算，如下所示：

其中FPFD是PFD频率，N是输出频率分频器的值。请注意，输出频率是FPFD和N分频器值的乘积。对于给定的输出频率，FPFD增加一个因数，N的值减少相同的因数。由于FPFD，N值降低会将相位噪声降低两倍，从而降低相位噪声的整体输出。可以得出结论，PFD频率越高，载波近端相位噪声越低。这个发现将用于本文的下一部分。

循环滤波器跟踪PFD，平滑PFD器件产生的误差信号。采用电荷泵电流、VCO灵敏度、PFD频率等多个系统参数进行设计。环路滤波器的一个不重要功能是确定负反馈控制环路的带宽。在环路滤波器的控制带宽内，参考信号会影响输出信号的相位噪声。超过此截止频率，整体相位噪声性能将由VCO的特性主导。我们将利用这一点来优化系统的整体相位噪声。

VCO根据输入端施加的控制电压产生输出频率。VCO的输出频率由控制环路更新，直到相位和参考信号的相位锁定。VCO直接影响系统的整体相位噪声。一般来说，随着VCO质量的提高，相位噪声会降低。然而，提高质量通常限制设备的整体可调范围。窄频操作的VCO通常具有良好的相位噪声性能。频率生成选项

使用不同质量水平和拓扑结构的振荡器可以通过多种方式生成信号。仪器仪表的应用通常努力在低相位噪声和杂散电平方面实现最佳性能。让我们回顾一些可以实现极低相位噪声的频率选项。使用固定频率振荡器产生频率

一种具有优异相位噪声性能的信号生成器是固定频率振荡器。这些设备通常具有较高的质量因素，从而实现了良好的载波近端相位噪声性能。这些振荡器在预定频率下工作，这在很大程度上取决于设备的几何形状和结构，并具有一定的可调性，使其相位锁定到参考源。该装置包括恒温晶体振荡器(OCXO)、晶体振荡器的温度补偿(TCXO)和压控SAW振荡器(VCSO)等。固定频率振荡器的主要缺点之一是这些设备的频率覆盖范围有限。虽然它们可能适用于以固定频率或其倍数运行的设备，但大多数设备需要可变频率覆盖范围。

图2. 利用固定源产生可变频率。

使用直接数字频率合成器来解决这个问题的一种方法(DDS)或者数模转换器(DAC)器件。固定频率信号可用于驱动DDS设备的采样时钟，如图2所示。可根据需要通过倍频器或阶跃恢复振荡器的频率(SRD)倍频，并在应用到DDS之前进行滤波。DDS可以在第一奈奎斯特工作区产生任何频率，最高为采样频率的一半。一些现代DAC设备甚至可以在第二奈奎斯特区正常工作。图3显示低相位噪声介质谐振荡器(DRO)在6 GHz下驱动 AD9164 时的输出频 谱和相位噪声图。相位噪声图显示输出相位噪声很低，输出频谱的杂散电平小于–70 dBc。

倍频采样时钟的频谱纯度直接影响设备的输出。一旦信号倍频，输出端就会出现许多谐波。为了在DDS输出端实现低杂散电平，需要过滤所需的信号。通常，采样时钟处的杂散会以类似的电平出现在输出端。如果倍频系数较大，滤波器可能需要非常敏感，这需要一个明显陡变的区域。

此外，随着倍频系数的增加，倍频信号的相位噪声增大。例如，每次信号频率增加一倍，相位噪声就会增加6 dB。根据起始相位噪声曲线和倍频系数，本底噪声(远端相位噪声)可能会显著增加，使整体解决方案缺乏吸引力。这是一个众所周知的困境，使用具有近载波相位噪声的单频和高质量因数器件会带来远载波相位本底噪声。例如，表面声波(SAW)装置的载频约为1 GHz具有优异的载波近端相位噪声性能。在40 运行在GHz以上的毫米波器件需要高达40倍的频率系数。这可能会增加相位本底的噪音32 为了降低解决方案的吸引力，DB或更多。 

图3. AD9164在800 采样时钟采用固定频率振荡器作为MHz下的输出频谱和相位噪声。使用宽带PLL设备产生频率

宽带频率合成器解决了许多与单频器件相关的挑战。这些设备(如 ADF4372 微波频率合成器)使用多个VCO内核，每个VCO内核进一步分为多个重叠频段。该架构使每个内核和频段都能实现高质量的因素。与使用单个内核的架构相比，AI，人工智能，半导体芯片显著提高了设备的整体性能。

这些设备的一个关键优点是基本工作频率高于晶体振荡器或SAW振荡器。很多现代VCO都有4 GHz至20 GHz甚至更高的基频。这使其在毫米波应用中的载波远端相位噪声性能更具吸引力。例如，在10 在GHz基频下运行的设备需要将频率扩展到40倍 GHz。这意味着相位本底的噪音增加了12 dB，使用晶体振荡器会增加32 dB。

与这些多核和多频段设备相关的一个挑战是找到合成目标频率的最佳频段。这可能需要创建查询表来识别正确的频段。具有自动校准功能的设备(如ADF4372和 ADF5610)通过温度和工艺变化使过程更加简单可靠。这大大简化了设备的整体操作，可以简单地将频率变化编程到设备的存储器中，并自动确定最佳工作频段。

另一个挑战是，与这些设备相关的载波近端相位噪声通常远高于单频设备。即使是较低的整体底相位噪声，较高的载波近端相位噪声也可以转化为较高的整体积分噪声。这些设备可能仅限于在需要较低积分相位噪声的应用程序中使用。转换环

转换环路方法充分利用上述所有频率生成方法，摒弃其缺点。让我们总结一下我们到目前为止发现的结果，然后讨论转换环路的详细信息。

OCXO、SAW等单频设备和高质量因素的晶体振动具有良好的载波近端相位噪声。这些单频设备通常基频较低，因此当倍增到毫米波频率时，载波远端相位噪声性能略低。理想的解决方案应具有这些设备的载波近端性能，而不会增加载波远端相位噪声。

DDS或DAC设备可以产生固定频率设备的可变频率。这些设备还受到毫米波频率所需的大倍频系数以及抑制次谐波和其他干扰杂散所需的滤波的影响。只有容忍这些缺点，我们才能实现理想的解决方案。

宽带频率合成器具有高基频和优异的载波远端相位噪声性能。然而，这些设备并不是真正的高质量因素，因此，与单频设备相比，载波近端相位噪声相对较差。在不恶化载波近端相位噪声性能的情况下，需要使用载波远端相位噪声。

这将我们带到转换环路器件，如图4所示。使用混频器将输出信号转换为匹配参考信号频率的中频(IF)，而非将输出频率除以大分频器值。这有效地将分频器值降低到1，从而消除了传统PLL设备中使用大分频器值时产生的噪声。这将导致LO的相位噪声分布在控制环路上。我们可以使用具有优异载波近端性能的单频器件和DDS来产生这个LO信号。

图4. 转换环路架构。

环路滤波器带宽是转换环路器件的关键设计参数。如前所述，环路滤波器确定了控制环路的整体带宽。换句话说，它定义了参考信号和LO信号对输出相位噪声的影响。在转换环路中，由于载波近端相位噪声极低，可选择大环路滤波器带宽。图5显示转换环路设备的相位噪声曲线及其LO输入。请注意，虽然LO的载波近端相位噪声很低，但载波远端本底噪声很高。直到环路滤波器带宽，RF输出跟踪LO相位噪声。频率偏移后，VCO定义了载波远端相位噪声，该值很低。

转换环路设备本质上利用DDS设备作为LO单频设备的理想载波近端性能，并利用宽带VCO的载波远端相位噪声选择大环路带宽。这不仅解决了优化哪个相位噪声区域的问题，而且实现了极低的输出相位噪声。

图5. 转换环路器件的相位噪声曲线。

转换环路优异的相位噪声性能使其在许多毫米波仪器中的应用非常有用。仪表解决方案除了相位噪声性能外，还需要将杂散信号抑制到极低水平。由于有多个不同频率的强信号，这对转换环路器件非常具有挑战性。在许多情况下，防止LO和IF信号馈通输出具有挑战性。此外，输出端可能会产生大量的IF、LO和RF信号的交调产品。这些杂散信号会导致整个仪器解决方案杂散性能差。

ADI公司提供的完全集成的转换环路设备 ADF401A可以应对很多挑战。它消除了分立方案中可能存在的所有馈通路径。这是通过内置屏蔽和最小化馈通机制的总体设计来实现的。另外，它还有–90 具有较低杂散抑制性能的DBC或较低杂散抑制性能，可与石榴石榴石一起使用(YIG)球形振荡器解决方案与之匹敌。即使系统的输入不如理想值，设备的输出也有很低的杂散电平。图6a显示了ADF401A的输出频谱，其中LO输入包含许多杂散，杂散电平约–40 dBc，如图6b所示。这种LO信号通常不适用于仪器解决方案，因为它需要大量的滤波器。然而，ADF401A可以接受此LO输入，生成图6a所示的输出频谱，无需任何额外的滤波。

  图6. (a) 6.5 转换环路在GHz下的输出频谱和(b) 3 GHz下的LO输入频谱。使用ADF4401A内部LO倍频器，有效LO频率为6 GHz。在这种情况下，IF频率为500 MHz。

该设备配备了自动校准引擎，可以识别给定目标频率的最佳VCO频段。在校准模式下，该设备可以在实际温度和工艺条件下搜索正确的频段，从而实现无缝频率调整过程。总结

仪表解决方案需要低载波信号相位噪声和低杂散信号电平，以满足毫米波设备的需要。虽然合成这些信号的方法有很多，但所有的方法都应该权衡利弊。因此，整体解决方案变得越来越复杂。ADF401AAADI转换环路器件，充分利用多种不同频率产生方案的优点，消除其缺点。可实现优异的相位噪声和优异的杂散性能，无需进行复杂的滤波。

• AI
• 人工智能
• 半导体芯片
• ADI
• 为何